硬件设计从完全现成的方案到高度定制的设计，硬件平台的设计复杂性差异很大。在自己设计硬件时，可以使用PLD.ASIC或者（）。
硬件设计从完全现成的方案到高度定制的设计，硬件平台的设计复杂性差异很大。在自己设计硬件时，可以使用PLD.ASIC或者（）。
Verilog
VHDL
FPGA
网表
正确答案：FPGA
硬件设计从完全现成的方案到高度定制的设计，硬件平台的设计复杂性差异很大。在自己设计硬件时，可以使用PLD.ASIC或者（）。
Verilog
VHDL
FPGA
网表
正确答案：FPGA
热门答案