首页
在verilogHDL语言中，有两种注释。一种是符号//后面是多行注释;另一种从/*开始，到*\结束是单行注释。
精华吧
→
答案
→
慕课
→
未分类
在verilogHDL语言中，有两种注释。一种是符号//后面是多行注释;另一种从/*开始，到*\结束是单行注释。
A.正确
B.错误
正确答案：错误
Tag：
数字电子技术基础
注释
符号
时间：2022-01-02 21:46:04
上一篇：
VerilogHDL中的关键字或保留字是必须用大写字母定义。
下一篇：
wire型变量与reg型变量的区别是：wire型变量不具有记忆存储功能，就相当于实际电路中的一根连线。
相关答案
1.
每个VerfilogHDL源文件中只准编写一个顶层模块，以module开始，以endmodule结束。
2.
已知“a=1b’1;b=3b'001;”那么{a,b}＝（）。
3.
在verilogHDL语言中，a=4b'1011，那么操作：a=（）。
4.
整常数的表达方式有三种，第三种形式默认是位宽32位的（）数。1.位宽'进制数字2.进制数字3.数字
5.
请选择下面（）个语句实现了要求：定义16位符号常量addrwidth的功能。
6.
下列标识符中，（）是不合法的标识符。
7.
共阴极数码管输入端abcdefg输入的是0110000，数码管显示3。
8.
用8个数码管静态显示8位十进制信息，需要8个显示译码器。
9.
表达式A+A'B不存在竞争冒险。
10.
中规模芯片除本身功能外，可以用来实现组合逻辑函数，但只有译码器、数据选择器可以实现任意组合逻辑函数。
热门答案
1.
实现全加器电路可以用1片双4选1数据选择器74LS153实现，也可以用2片8选1数据选择器74LS151实现。
2.
模块化的设计是指将经过设计和验证的能完成一定功能的逻辑电路封装成模块，在后续的设计中都可以反复使用。
3.
层次化的设计是指“自顶向下”对整个设计任务进行分层和分块的划分，降低每层的复杂度，简化每个模块的功能；或“自底向上”地对每一个有限复杂度的模块进行调用。
4.
译码器又叫最小项译码器，数据选择器的输出为带系数的全体地址变量的最小项的的和。所以可以用他们来实现任何组合逻辑函数。
5.
数据选择器又叫最小项译码器。
6.
只用一片138译码器可以实现多个函数，而一片151数据选择器只可以实现一个函数。
7.
关于用74LS151数据选择器实现组合逻辑函数，一片151数据选择器可以实现（）个3变量的函数。
8.
关于用74LS138译码器实现组合逻辑函数，只用一片138译码器最多可以实现多个几变量的函数。
9.
在实现多位二进制数的加法时，如果不考虑速度要求的话，实现n位二进制数的加法，用n个全加器就可以了。
10.
以8-3优先编码器74LS148为例，他有8个输入信号，什么时候认为来了输入信号，我要对这个信号编码，这就是电平有效问题。实际电路中芯片某一引脚要么是高电平、要么是低电平两种情况，所以就有高电平有效和低电平有效两种情况。74LS148是高电平有效。