首页
一个十进制加法计数器需要由十个JK触发器组成。
精华吧
→
答案
→
慕课
→
未分类
一个十进制加法计数器需要由十个JK触发器组成。
A.正确
B.错误
正确答案：错误
Tag：
数字电子技术基础
触发器
加法
时间：2022-01-02 21:47:09
上一篇：
3位二进制计数器，最多能构成模值为6的计数器。
下一篇：
网络协议的三要素为语法、（）、同步
相关答案
1.
两片16进制中规模集成电路计数器级联后，最大计数容量为256。
2.
一个状态转换图中，如果有S1、S2两个状态在同样的输入下有同样的输出，并且新转换的次态也一样，则这两个状态可以简化为1个状态。
3.
若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用10个触发器。
4.
所谓时序电路的自启动是指电路通电后，经过一个或多个时钟后能够自动进入到有效循环。
5.
构成时序电路的触发器如有n个，则该电路就有2?个状态，凡是被利用了的状态就叫有效状态，没有被用到的状态就叫无效状态。有效状态构成的循环叫有效循环。
6.
把触发器的驱动方程代入特性方程得其状态方程。
7.
用中规模芯片设计任意进制计数器时，同步置零和异步置零会差一个状态。
8.
多片74LS161，想设计50进制计数器，芯片级联方法有串行进位和并行进位法，其中并行进位法更经济可靠。
9.
有1片74LS161，想设计5进制计数器，可以用置零法、置数法。其中置零法更可靠。
10.
时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系。
热门答案
1.
有1片74LS161，想用置零法设计5进制计数器，答案有（）种。
2.
现有1片74LS161，想用置数法设计5进制计数器，答案有（）种。
3.
使用N进制计数器芯片设计M进制计数器，MN时，下面关于置零法设计任意进制计数器的几种说法，错误的是（）。
4.
时序逻辑电路中必须有时钟输入信号，可以没有其他输入信号。
5.
时序逻辑电路按输出特点可分为米利型和穆尔型。米利型：输出不仅取决于存储电路的状态，而且还决定于电路当前的输入。穆尔型：输出仅决定于存储电路的状态，与电路当前的输入无关。
6.
同步时序电路是指所有触发器状态的变化都是在同一时钟信号操作下同时发生。异步时序电路是指各触发器不是在同一时钟作用下同时翻转。
7.
时序逻辑电路按动作特点可分为：同步时序电路和异步时序电路。
8.
描述时序逻辑电路功能有多种方法，它们在本质上是相同的，即从不同侧面突出了时序逻辑电路的特点，但它们之间不可以互相转换。
9.
下面关于时序电路功能描述中的方程组的描述错误的是（）。
10.
下面不是时序逻辑电路的功能描述方法的是（）。