在Verilog语言中关于case语句正确的是？
在Verilog语言中关于case语句正确的是？
A.两分支语句
B.顺序语句
C.放在always块内
D.一个case语句里可以有多个default项
正确答案：顺序语句；放在always块内
Tag：电子技术应用实验2数字电路综合实验 语句 顺序
时间：2022-01-16 21:00:40