使用高级语句case描述电路时，default语句必须进行描述。_精华吧

使用高级语句case描述电路时，default语句必须进行描述。

精华吧→答案→慕课→未分类

使用高级语句case描述电路时，default语句必须进行描述。

A.正确

B.错误

正确答案：错误

Tag：电子线路设计测试与实验语句电路时间：2022-01-16 21:50:28

上一篇：时序逻辑只能使用非阻塞逻辑。
下一篇：采用Verilog硬件描述语言进行设计输入时，应该选择的文件类型为。

相关答案

热门答案

1.通过verilogHDL描述电路的方式有
2.在verilogHDL的数字表达方式用，和十进制数127表示的数字相同的表达方式有？
3.verilog语法中，间隔符号主要包括？
4.现在定义了一个1位的加法器addbit（ci，a，b，co，sum），模块的结果用表达式表示为{co，sub}=a+b+ci，其中a,b为两个加数，ci为来自低位的进位，sum为和，co为向高位的进位，如果以此1位加法器构建四位加法器，同时定义顶层模块中的端口信号和中间变量的定义：output[3:0]result;//4位输出结果output（）carry;//进位输出（）input[3:0]r1,r2;//两个4位加数（）input（）ci;//来自低位的进位信号（）wire[3:0]r1,r2,re
5.有如下一个描述电路的verilogHDL程序段always@(aorborcordortmp1ortmp2)begin（）tmp1=ab;（）tmp2=c|d;（）y=tmp1|tmp2;end初始值a=0，b=1，c=0，d=0，tmp1=0，tmp2=0，y=0如果这个时候发生变化a=1，请推算变化稳定后的tmp和tmp2，y的值是
6.非阻塞赋值使用符号（）来表示
7.在使用verilog描述一个二选一的数据选择器时，使用一条语句来进行描述assignout1=（selb）|（~sela），这条语句对应的是课程讲解中的？
8.对于通过verilogHDL描述电路时有时会使用到case语句，对于case语句，如果在其中一个分支下面需要描述的语句多于一条，正确的处理方式是？
9.verilogHDL中对于变量的定义一般有wire和reg两种，若a为wire型，b为reg型，其余信号不确定，所有信号位宽都是一位的，下面的描述错误的是？
10.Verilog基本语法中通常表示不确定的逻辑状态和高阻态的符号分别是？