首页
8255A方式1为应答式输入/输出，此时输入输出都锁存，不符合“输入缓冲、输出锁存”的接口电路设计原则。
精华吧
→
答案
→
知到智慧树
→
未分类
8255A方式1为应答式输入/输出，此时输入输出都锁存，不符合“输入缓冲、输出锁存”的接口电路设计原则。
A.正确
B.错误
正确答案：错误
Tag：
微机原理
输入输出
电路设计
时间：2023-12-19 14:46:36
上一篇：
8255A是可编程并行I/O接口芯片，有3个8位口，所以一次可以读写24位数据。
下一篇：
8255A的方式选择控制字中没有对C口规定工作方式的控制位，所有C口只能工作在方式0。
相关答案
1.
接口电路中的数据端口地址和状态端口地址必须不同。
2.
CPU可以随时读取条件查询输出接口电路状态。
3.
8086CPU执行OUT 80H，AL与执行MOV [80H]，AL命令相比，除了M/IO#状态不同外，其它地址总线、控制总线状态相同。
4.
采用8086CPU采用存储器映像编址，M/IO#引脚可以省略。
5.
I/O端口编址采用独立编址时，访问存储器和访问I/O端口的指令格式相同，存储器和I/O端口地址范围不同。
6.
每个接口电路都必须有数据端口、状态端口、控制端口。
7.
因为外设的种类很多，所以I/O接口的种类五花八门不计其数。
8.
锁存器的作用是将输入数据保存，当锁存信号无效时，输入端的数据变化不会影响已保存的数据。
9.
因为IO接口设计原则是“输入缓冲、输出锁存”，所以输出接口电路中一定没有缓冲器。
10.
8086CPU读写字数据时，分规则字和非规则字不同，总线操作不同，执行MOV AX，[0010]指令时，执行2次读总线周期。
热门答案
1.
MOV BX，[0001]指令执行时，因为偏移地址是奇数，无论段地址内容是奇数还是偶数，存储器操作数物理地址总是奇数，读总线周期2次。
2.
8086CPU执行指令过程中，控制信号会自动变化，MOV AL，[0001]指令执行过程中，BHE#=0，M/IO#=1，RD#=0。
3.
8086CPU执行MOV AL，[1001H]指令时，会从数据总线的低8位读取一个字节数据复制到AL。
4.
参照8086CPU存储器系统的分体结构，32位计算机存储器系统会采用4个存储体构成。
5.
不论采用那种存储器扩展方式，每个芯片内的存储单元地址是连续的。
6.
级联译码器可以扩展译码信号数量，2片3：8译码器级联，最多可以产生；位译码信号。
7.
扩展8086存储器时，需要对A19~A16进行全译码，如果采用3：8译码器级联产生译码信号，至少需要；片。
8.
存储器系统采用字位全扩展时，必须先进行位扩展，再进行字扩展。
9.
因为8086CPU的地址空间为1M，所以不能用2M的存储芯片构成8086存储器系统。
10.
存储器系统采用字扩展时，各芯片不能同时被选中。