首页
DAC的转换误差通常用满量程的百分数来表示。
精华吧
→
答案
→
知到智慧树
→
未分类
DAC的转换误差通常用满量程的百分数来表示。
A.正确
B.错误
正确答案：错误
Tag：
电子线路与数字逻辑
百分数
误差
时间：2024-01-06 21:53:41
上一篇：
8位二进制权电阻DAC，其权电阻分别为R、2R、4R、…、256R。
下一篇：
T型和倒T型（R-2R型）电阻解码网络DAC的优点是只有两种电阻值R和2R，可更好地克服权电阻网络DAC中电阻阻值相差太大的缺点，有利于生产制造。
相关答案
1.
权电流DAC通常采用恒压源取代电阻网络。
2.
DAC的满程电压一定时，数字位位数越高，能够分辨的电压越大。
3.
如图所示R-2R网络型D/A转换器的转换公式为（）。
4.
8位D/A转换器当输入数字量只有最低位为1时，输出电压为0.02V，若输入数字量只有最高位为1时，则输出电压为（）V。
5.
当555定时器正常工作情况下，8脚电压为15V，5脚电压为12V，6脚电压为11V，2脚电压为5.5V，则定时器的3脚输出为（）。
6.
滞后性是（）的基本特性。
7.
将三角波变换为矩形波，需选用（）。
8.
利用多谐振荡器可以实现脉冲延时功能。
9.
单稳态触发器的两个状态分别是稳态和暂稳态。
10.
由555定时器构成的电路如图所示，该电路的名称是（）。
热门答案
1.
已知某电路的输入输出波形如图所示，则该电路可能为（）。
2.
自动产生矩形波脉冲信号为（）。
3.
单稳态触发器的主要用途是（）。
4.
移位寄存器除了可以寄存代码，还可实现数据的串行－并行转换，但不能用于数值运算和处理。
5.
若要设计一个能产生序列信号001111011的移位寄存器序列信号发生器，则至少需要4个触发器。
6.
所有触发器的时钟端并没有完全连接在一起的时序逻辑电路是异步时序逻辑电路。
7.
在设计稳定性和工作频率要求较高的中大规模时序系统时一般采用同步时序电路来设计。
8.
4位移位寄存器，现态Q0Q1Q2Q3为1100，经左移1位后其次态为（）。
9.
电路如图所示。设电路中各触发器当前状态Q2 Q1 Q0为110，请问时钟CP作用下，触发器下一状态为 。
10.
如图所示为某计数器的时序图，由此可判定该计数器为 。