首页
要实现一个7进制加法计数器，需要使用（）片10进制加法计数器。
精华吧
→
答案
→
知到智慧树
→
未分类
要实现一个7进制加法计数器，需要使用（）片10进制加法计数器。
A.4
B.2
C.1
D.3
正确答案：1
Tag：
数字电子技术基础
加法
计数器
时间：2024-01-08 11:46:47
上一篇：
要实现六进制加法计数器，内部需要使用（）个触发器。
下一篇：
应用一个大模数计数器，以清零法实现小模数计数器时，状态“全0”必然包含在设计目标的工作循环当中。（）
相关答案
1.
根据一个时序逻辑电路的状态图总结逻辑功能时，重点是总结该电路的状态迁移特点。（）
2.
与RS触发器类似，JK触发器同样不允许两个输入激励同时有效。（）
3.
同步RS触发器的输入激励信号R、S比输入时钟信号CLK的信号优先级高。（）
4.
可以用米里型状态表表达一个莫尔型时序电路，不能用莫尔型状态表表达一个米里型时序电路。（）
5.
根据电路中触发器的工作时刻是否统一来划分，时序逻辑电路可以分为（）两类。
6.
时序逻辑电路由组合逻辑器件和（）共同构成。
7.
应用二进制译码器、或者数据选择器，都可以方便地实现组合逻辑电路。（）
8.
使用4选1数据选择器扩展实现16选1数据选择器时，需要利用芯片控制端扩展得到2位高位输入地址。（）
9.
要扩展得到5-32线译码器，需要（）片3-8线译码器。
10.
要扩展得到16-4线优先编码器，需要（）片8-3线优先编码器。
热门答案
1.
总体而言，组合逻辑电路的设计流程和分析流程互为逆过程。（）
2.
组合逻辑电路波形图的整体分析法过程类似于（）的整体分析法过程。
3.
一个逻辑函数的最简表达式是唯一的。（）
4.
卡诺图上几何相邻的两个最小项一定互为逻辑相邻项。（）
5.
一个逻辑函数的任意两个最小项之积必为1。（）
6.
常用的逻辑函数化简公式包括（）。
7.
当TTL与非门的输入端（）相当于输入为逻辑1（）。
8.
CMOS逻辑门的多余输入端不能悬空，必须根据逻辑要求进行相应处理。（）
9.
逻辑门电路多余输入端的处理原则是在保证逻辑功能正确的前提下，给多余输入端接入确定电平。（）
10.
TTL逻辑门工作时，如果某个输入端悬空，其工作情况等效于该端接入逻辑低电平。（）