下列关于VHDL中信号说法不正确的是（）
精华吧→答案→远程教育→其它

下列关于VHDL中信号说法不正确的是（）

A.信号赋值可以有延迟时间，

B.信号除当前值外还有许多相关值，如历史信息等，变量只有当前值

C.信号可以是多个进程的全局信号

D.号值输入信号时采用代入符“：=”，而不是赋值符”<=”，同时信号可以附加延时。

正确答案：D

Tag：信号 赋值 全局 时间：2024-05-30 12:04:20

相关答案

热门答案