首页
不完整的IF语句，其综合结果可实现（）
精华吧
→
答案
→
远程教育
→
其它
不完整的IF语句，其综合结果可实现（）
A.时序逻辑电路
B.组合逻辑电路
C.双向电路
D.三态控制电路
正确答案：A
Tag：
电路
逻辑
时序
时间：2024-05-30 12:05:00
上一篇：
Design/Options菜单中下列选项不属于开关选项的是（）
下一篇：
对利用原理图输入设计方法进行数字电路系统设计，下面说法是不正确的（）
相关答案
1.
图形文件的拓展名是（）
2.
在VHDL语言中，下列对进程（PROCESS）语句的语句结构及语法规则的描述中，正确的是（）
3.
QuartusⅡ是（）
4.
电子系统设计优化，主要考虑提高资源利用率减少功耗（即面积优化），以及提高运行速度（即速度优化）；下列方法中（）不属于面积优化。
5.
状态机编码方式中，其中（）占用触发器较多，但其简单的编码方式可减少状态译码组合逻辑资源，且易于控制非法状态。
6.
在VHDL的端口声明语句中，用（）声明端口为输入方向。
7.
大规模可编程器件主要有FPGA、CPLD两类，下列对CPLD结构与工作原理的描述中，正确的是（）
8.
QuartusⅡ的图形设计文件类型是（）
9.
以下关于状态机的描述中正确的是（）
10.
VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库（）
热门答案
1.
MAX+plusⅡ的设计过程包括设计项目的建立与设计的输入、设计编译、设计校验和（）四个步骤。
2.
仿真通道文件的拓展名是（）
3.
VHDL常用的库是（）标准库。
4.
下列语句中，不属于并行语句的是（）
5.
VHDL实体部分的端口模式用来说明信号的流动方向，共有四种类型，以下哪一种不属于这四种？
6.
嵌套使用IF语句，其综合结果可实现（）
7.
IP核在EDA技术和开发中具有十分重要的地位；提供用VHDL等硬件描述语言描述的功能块，但不涉及实现该功能块的具体电路的IP核为（）
8.
综合是EDA设计流程的关键步骤，在下面对综合的描述中，（）是错误的。
9.
下列不属于VHDL基本程序结构是（）
10.
以下工具中属于FPGA/CPLD开发工具中的专用综合器的是（）