首页
使用4位二进制同步加法计数器74LS161实现256进制加法计数器时，只能采用同步方式扩展，不能采用异步方式扩展。（）
精华吧
→
答案
→
知到智慧树
→
未分类
使用4位二进制同步加法计数器74LS161实现256进制加法计数器时，只能采用同步方式扩展，不能采用异步方式扩展。（）
A.正确
B.错误
正确答案：错误
Tag：
数字电子技术基础
加法
计数器
时间：2024-01-08 11:46:49
上一篇：
应用一个大模数计数器，以清零法实现小模数计数器时，状态“全0”必然包含在设计目标的工作循环当中。（）
下一篇：
施密特触发器具有波形整形，滤除干扰的作用。（）
相关答案
1.
要实现一个7进制加法计数器，需要使用（）片10进制加法计数器。
2.
要实现六进制加法计数器，内部需要使用（）个触发器。
3.
根据一个时序逻辑电路的状态图总结逻辑功能时，重点是总结该电路的状态迁移特点。（）
4.
与RS触发器类似，JK触发器同样不允许两个输入激励同时有效。（）
5.
同步RS触发器的输入激励信号R、S比输入时钟信号CLK的信号优先级高。（）
6.
可以用米里型状态表表达一个莫尔型时序电路，不能用莫尔型状态表表达一个米里型时序电路。（）
7.
根据电路中触发器的工作时刻是否统一来划分，时序逻辑电路可以分为（）两类。
8.
时序逻辑电路由组合逻辑器件和（）共同构成。
9.
应用二进制译码器、或者数据选择器，都可以方便地实现组合逻辑电路。（）
10.
使用4选1数据选择器扩展实现16选1数据选择器时，需要利用芯片控制端扩展得到2位高位输入地址。（）
热门答案
1.
要扩展得到5-32线译码器，需要（）片3-8线译码器。
2.
要扩展得到16-4线优先编码器，需要（）片8-3线优先编码器。
3.
总体而言，组合逻辑电路的设计流程和分析流程互为逆过程。（）
4.
组合逻辑电路波形图的整体分析法过程类似于（）的整体分析法过程。
5.
一个逻辑函数的最简表达式是唯一的。（）
6.
卡诺图上几何相邻的两个最小项一定互为逻辑相邻项。（）
7.
一个逻辑函数的任意两个最小项之积必为1。（）
8.
常用的逻辑函数化简公式包括（）。
9.
当TTL与非门的输入端（）相当于输入为逻辑1（）。
10.
CMOS逻辑门的多余输入端不能悬空，必须根据逻辑要求进行相应处理。（）