Verilog语言中对同一子模块实例化时模块端口可以位置关联和名称关联两种不同的方法混用。
Verilog语言中对同一子模块实例化时模块端口可以位置关联和名称关联两种不同的方法混用。
A.正确
B.错误
正确答案：错误
Tag：电子线路设计测试与实验 模块 端口
时间：2022-01-16 21:50:37