首页
一个6bit逐次逼近式A/D转换器，分辨率为0.05V，若模拟输入电压ui =1.8V，其数字输出量的数值为100000。
精华吧
→
答案
→
知到智慧树
→
未分类
一个6bit逐次逼近式A/D转换器，分辨率为0.05V，若模拟输入电压ui =1.8V，其数字输出量的数值为100000。
A.正确
B.错误
正确答案：错误
Tag：
数字电子技术基础
逐次
转换器
时间：2024-01-08 11:47:06
上一篇：
并联比较型A/D转换器的速度最快。
下一篇：
具有双极性输出的DAC，将符号位反接至低位即可。
相关答案
1.
双积分型A/D转换器速度慢，但抗干扰能力和精度都高。
2.
A/D转换器的二进制数的位数越多，量化单位△越小。（）
3.
D/A转换器的最大输出电压的绝对值可达到基准电压VREF。（）
4.
权电阻网络D/A转换器的电路简单且便于集成工艺制造，因此被广泛使用。（）
5.
在下面3种类型的A/D转换器中，转换速度最高的是（）；转换精度最高的是（）；转换速度与转换精度均较高的是（）。
6.
D/A转换器产生转换误差的原因有（）。
7.
下面D/A转换器的转换误差最小的是（）。
8.
一个无符号4位权电阻DAC，最低位处的电阻为40KΩ，则最高位处电阻为（）。
9.
施密特触发器是（）的矩形波。
10.
多谐振荡器没有稳态，而单稳态触发器只有一个稳态。（）
热门答案
1.
（）常用于对脉冲波形的整形。
2.
多谐振荡器是一种自激振荡电路，没有输入激励信号。（）
3.
施密特触发器具有波形整形，滤除干扰的作用。（）
4.
使用4位二进制同步加法计数器74LS161实现256进制加法计数器时，只能采用同步方式扩展，不能采用异步方式扩展。（）
5.
应用一个大模数计数器，以清零法实现小模数计数器时，状态“全0”必然包含在设计目标的工作循环当中。（）
6.
要实现一个7进制加法计数器，需要使用（）片10进制加法计数器。
7.
要实现六进制加法计数器，内部需要使用（）个触发器。
8.
根据一个时序逻辑电路的状态图总结逻辑功能时，重点是总结该电路的状态迁移特点。（）
9.
与RS触发器类似，JK触发器同样不允许两个输入激励同时有效。（）
10.
同步RS触发器的输入激励信号R、S比输入时钟信号CLK的信号优先级高。（）